半導体デバイスを形成する方法

专利摘要:
ボイドフリーかつシームフリーの金属ゲート導体層が比較的薄い高ｋゲート誘電体層の上に位置決めされている少なくとも１つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを形成する方法を提供する。 これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために（すなわち、メッキを増強するために）照明を受けて実行され、所与の領域への電子流を防止するために（すなわち、メッキを防止するために）暗闇で実行される。
公开号:JP2011509523A
申请号:JP2010541485
申请日:2008-12-22
公开日:2011-03-24
发明作者:コッテ、ジョン、エム；デリジアンニ、ハリクリア；トンティ、ウィリアム；バスカー、ヴィーララガヴァン、エス；パルチュリ、ヴァムシ；俊治 古川
申请人:インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｓｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ；
IPC主号:H01L21-8238

专利说明:

[0001] 本発明の諸実施形態は、一般に、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスに関し、詳細には、電気メッキされた高アスペクト比金属交換ゲート（metal replacement gate）を有するＣＭＯＳデバイスを形成する方法に関する。]
背景技術

[0002] 従来技術の相補型金属酸化膜半導体（ＣＭＯＳ）技術は、典型的に、薄い酸化シリコン（ＳｉＯ２）ゲート誘電体層とドープ・ポリシリコン・ゲート導体層とを含むゲート・スタックによって製造される。デバイス・サイズ・スケーリングにより、所望のゲート誘電体厚は低減されている。残念なことに、ドープ・ポリシリコン・ゲート導体は空乏効果を受けやすく、それにより、有効ゲート誘電体厚が増加する。したがって、従来のゲート構造は、将来のＣＭＯＳ技術世代、詳細には、６５ｎｍノードを超えるＣＭＯＳ技術世代には適していない。むしろ、６５ｎｍノード以上のＣＭＯＳトランジスタの電力要件を実現するために、空乏効果を受けない金属ゲート導体層ならびにゲート漏れ電流を最小限にする高ｋ誘電体層を含むゲート・スタックが必要になる。したがって、当技術分野では、高ｋゲート誘電体−金属ゲート導体のゲート・スタックを取り入れたＣＭＯＳデバイス構造と、その構造を形成する方法が必要である。]
先行技術

[0003] 米国特許出願第１１／９６８８８５号
米国特許第６，８５８，４８３号
米国特許出願公報第２００６０１６６４７４号]
発明が解決しようとする課題

[0004] 本明細書では、ボイドフリー（void-free）かつシームフリー（seam-free）の金属ゲート導体層が比較的薄い高ｋゲート誘電体層の上に位置決めされている少なくとも１つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを形成する方法の諸実施形態が開示されている。これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略（gate replacement strategy）を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層（seed layer）の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために（すなわち、メッキを増強するために）照明を受けて実行され、所与の領域への電子流を防止するために（すなわち、メッキを防止するために）暗闇で実行される。]
課題を解決するための手段

[0005] この方法の一実施形態は、第１のセクションと、第１のセクションの横に隣接して位置決めされた第２のセクションと、裏面とを有するｐ型基板を提供するステップを含む。第１のセクションにはＮＷＥＬＬを形成することができる。次に、ＮＷＥＬＬの上の第１のセクション上に第１のゲート・スタックを形成することができ、第２のセクション上に第２のゲート・スタックを形成することができる。これらのゲート・スタックは、それぞれが基板に隣接する誘電体層と、誘電体層に隣接するｎ型金属層と、ｎ型金属層に隣接するポリシリコン層とを含むように形成することができる。ゲート・スタックを形成した後、ゲート・スタック側壁スペーサおよびソース／ドレインの形成を含むがこれに限定されない従来のＦＥＴ処理を実行することができる。次に、第２のゲート・スタックからではなく、第１のゲート・スタックから、ポリシリコン層およびｎ型金属層を除去することができる。次に、基板の裏面に加えられた電流を使用して、第１のゲート・スタックの誘電体層上にｐ型金属層を電気メッキすることができる。この電気メッキ・プロセスはさらに、基板の裏面を通り、さらにＮＷＥＬＬを通って第１のゲート・スタックへの電子流を保証するために（すなわち、ｐ型金属層が電気メッキされることを保証するために）照明を受けて実行しなければならない。]
[0006] この方法の他の一実施形態は、同様に、第１のセクションと、第１のセクションの横に隣接して位置決めされた第２のセクションと、裏面とを有するｐ型基板を提供するステップを含む。第１のセクションにはＮＷＥＬＬを形成することができる。次に、第１のセクション上に第１のゲート・スタックを形成することができ、第２のセクション上に第２のゲート・スタックを形成することができる。これらのゲート・スタックは、それぞれが基板に隣接する誘電体層と、誘電体層に隣接するポリシリコン層とを含むように形成することができる。ゲート・スタックを形成した後、ゲート・スタック側壁スペーサおよびソース／ドレインの形成を含むがこれに限定されない従来のＦＥＴ処理を実行することができる。次に、すべてのゲート・スタックからポリシリコン層を除去することができる。すべてのゲート・スタックからポリシリコン層を除去した後、第２のゲート・スタックをマスクすることができ、基板の裏面に加えられた電流を使用して、第１のゲート・スタックの誘電体層上にｐ型金属層を電気メッキすることができる。この電気メッキ・プロセスはさらに、基板の裏面を通り、さらにＮＷＥＬＬを通って第１のゲート・スタックへの電子流を保証するために（すなわち、ｐ型金属層が第１のゲート・スタックの誘電体層上に電気メッキされることを保証するために）照明を受けて実行しなければならない。ｐ型金属層を電気メッキすると、第１のゲート・スタックをマスクすることができ、第２のゲート・スタックの誘電体層上にｎ型金属層を電気メッキすることができる。]
[0007] この方法のさらに他の一実施形態は、第１のセクションと、第１のセクションの横に隣接して位置決めされた第２のセクションと、裏面とを有するｎ型基板を提供するステップを含む。基板の第２のセクションにはＰＷＥＬＬを形成することができる。次に、第１のセクション上に第１のゲート・スタックを形成することができ、ＰＷＥＬＬの上の第２のセクション上に第２のゲート・スタックを形成することができる。これらのゲート・スタックは、それぞれが基板に隣接する誘電体層と、誘電体層に隣接するポリシリコン層とを含むように形成することができる。ゲート・スタックを形成した後、ゲート・スタック側壁スペーサおよびソース／ドレインの形成を含むがこれに限定されない従来のＦＥＴ処理を実行することができる。次に、すべてのゲート・スタックからポリシリコン層を除去することができる。すべてのゲート・スタックからポリシリコン層を除去した後、基板の裏面に加えられた電流を使用して、第１のゲート・スタックの誘電体層上にｐ型金属層を選択的に電気メッキすることができる。この電気メッキ・プロセスはさらに、基板の裏面に電流が加えられたときに、電子流が基板を通って第１のゲート・スタックまで流れ、ＰＷＥＬＬを通らずに第２のゲート・スタックまで流れるように（すなわち、第２のゲート・スタック内の誘電体層上にｐ型金属層がメッキされるのを防止するために）暗闇で実行する。第１のゲート・スタックの誘電体層上にｐ型金属層を電気メッキした後、もう１回、電気メッキ・プロセスを実行する。この場合も、基板の裏面に加えられた電流を使用して、この電気メッキ・プロセスを実行する。具体的には、第１のゲート・スタックのｐ型金属層上と、第２のゲート・スタックの誘電体層上の両方にｎ型金属層を電気メッキする。この電気メッキ・プロセスはさらに、電源から基板の裏面を通って第１のゲート・スタックへの電子流だけでなく、基板およびＰＷＥＬＬを通って第２のゲート・スタックへの電子流も保証するために（すなわち、ｎ型金属が第１と第２の両方のゲット・スタックにメッキされることを保証するために）照明を受けて実行する。]
[0008] 本発明の諸実施形態の上記その他の諸態様は、以下の説明および添付図面に併せて考慮したときに、より十分に認識され理解されるであろう。しかし、以下の説明は、本発明の諸実施形態およびその多数の具体的な詳細を示しているが、制限としてではなく例示として示されていることを理解されたい。多くの変更および修正は諸実施形態の精神を逸脱せずに諸実施形態の範囲内で行うことができ、諸実施形態はこのような変更および修正をすべて含んでいる。]
[0009] 本発明の諸実施形態は、図面に関連して以下の詳細な説明からより十分に理解されるであろう。]
図面の簡単な説明

[0010] 図８のＣＭＯＳデバイス２００を形成する方法の一実施形態を示す流れ図である。
図１の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１の方法により形成されたＣＭＯＳデバイス２００を示す断面図である。
図１７のもう１つのＣＭＯＳデバイス３００を形成する方法の一実施形態を示す流れ図である。
図９の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図９の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図９の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図９の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図９の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図９の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図９の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図９の方法により形成されたＣＭＯＳデバイス３００を示す断面図である。
図２６のもう１つのＣＭＯＳデバイス４００を形成する方法の一実施形態を示す流れ図である。
図１８の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１８の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１８の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１８の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１８の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１８の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１８の方法により形成された部分的に完成したＣＭＯＳデバイスを示す断面図である。
図１８の方法により形成されたＣＭＯＳデバイス４００を示す断面図である。] 図１ 図１７ 図１８ 図２６ 図８ 図９
実施例

[0011] 本発明の諸実施形態ならびにその様々な特徴および有利な詳細については、添付図面に例示され、以下の説明に詳述されている非限定的な実施形態に関連して、より完全に説明する。図面に例示されている特徴は必ずしも一定の縮尺で描かれているわけではないことに留意されたい。本発明の諸実施形態を不必要に曖昧にしないために、周知のコンポーネントおよび処理技法の説明は省略する。本明細書で使用する例は単に、本発明の諸実施形態を実施することができる方法の理解を容易にするためのものであり、さらに当業者が本発明の諸実施形態を実施できるようにするためのものである。したがって、この例は、本発明の諸実施形態の範囲を限定するものと解釈してはならない。]
[0012] 前述の通り、従来技術の相補型金属酸化膜半導体（ＣＭＯＳ）技術は、典型的に、薄い酸化シリコン（ＳｉＯ２）ゲート誘電体層とドープ・ポリシリコン・ゲート導体層とを含むゲート・スタックによって製造される。デバイス・サイズ・スケーリングにより、所望のゲート誘電体厚は低減されている。残念なことに、ドープ・ポリシリコン・ゲート導体は空乏効果を受けやすく、それにより、有効ゲート誘電体厚が増加する。したがって、従来のゲート構造は、将来のＣＭＯＳ技術世代、詳細には、６５ｎｍノード以上のＣＭＯＳ技術世代には適していない。むしろ、６５ｎｍノード以上のＣＭＯＳトランジスタの電力要件を実現するために、空乏効果を受けない金属ゲート導体層ならびにゲート漏れ電流を最小限にする高ｋ誘電体層（たとえば、４より大きい誘電率を有する誘電体層）を含むゲート・スタックが必要になる。したがって、当技術分野では、高ｋゲート誘電体−金属ゲート導体のゲート・スタックを取り入れたＣＭＯＳデバイス構造と、その構造を形成する方法が必要である。]
[0013] このようなゲート・スタックに取り入れることができる金属ゲート導体材料の候補は、特定の特性を示さなければならない。具体的には、金属ゲート導体は、熱使用量（thermal budgeting）の対象になった場合でもゲート・スタック性能を保持できなければならない。すなわち、ゲート導体の機能は、高温ＣＭＯＳ処理中（たとえば、熱アニール中）に安定していなければならない。いくつかのｐ型金属（たとえば、レニウム（Ｒｅ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）など）および導電性金属酸化物（たとえば、ＲｕＯ2、Ｒｅ2Ｏ3など）は、その仕事関数が高いために、ｐ型トランジスタ用の二重金属ゲート電極のための有望な候補である。しかし、これらの材料は、その後のＣＭＯＳ処理に必要な高温に曝されたとき、具体的には、高温注入活性化アニール（high temperature implant activation anneal）（たとえば、６００℃超）にかけられたときに、仕事関数の不安定性を示した。]
[0014] 提案された解決策の１つは、ゲート交換戦略を取り入れることであった。たとえば、２００５年２月２２日に発行されたＤｏｃｚｙ他の米国特許第６，８５８，４８３号は、ＣＭＯＳデバイスのｎ型とｐ型両方の電界効果トランジスタ（ＦＥＴ）用の従来のポリシリコン・ゲート導体を形成し、次に、任意の必要な高温処理の後で、ポリシリコン・ゲート導体を金属ゲート導体と交換することを提案している。すなわち、すべての必要な高温処理が完了した後、ＮＦＥＴに対応するポリシリコン・ゲート導体が除去され、（たとえば、物理的気相堆積（ＰＶＤ）、化学的気相堆積（ＣＶＤ）、または原子層堆積（ＡＬＤ）により）交換ｎ型金属ゲート導体材料が付着される。次に、研磨プロセスに続いて、ＰＦＥＴに対応するポリシリコン・ゲート導体が除去され、（たとえば、ＰＶＤ、ＣＶＤ、またはＡＬＤにより）交換ｐ型金属ゲート導体材料が付着される。その結果として、金属ゲートが耐える必要があると思われる最大熱使用量は約５５０℃以下になるであろう。これは、温度が６００℃より低いときに安定性を示した上述の金属ゲート候補の条件を満たすものである。残念なことに、ゲート構造が高アスペクト比を必要とするので、この技法は６５ｎｍノード以上のＣＭＯＳ技術世代には適していない。具体的には、ＰＶＤ、ＣＶＤ、およびＡＬＤという充填技法の結果、必然的に、高アスペクト比開口部（たとえば、２０ｎｍ×１００ｎｍ以上の寸法を有する開口部）を充填するときに（側面充填のために）ボイドまたはシームあるいはその両方が形成される。このようなボイドおよびシームはゲート・スタック性能に否定的な影響を及ぼし、それにより、寸法スケーリングを制限する。]
[0015] 上記を考慮して、本明細書では、ボイドフリーかつシームフリーの金属ゲート導体層が比較的薄い高ｋゲート誘電体層の上に位置決めされている少なくとも１つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを形成する方法の諸実施形態が開示されている。これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために（すなわち、メッキを増強するために）照明を受けて実行され、所与の領域への電子流を防止するために（すなわち、メッキを防止するために）暗闇で実行される。]
[0016] 詳細には、図１は、図８に示されているＣＭＯＳデバイス２００を形成するための方法の一実施形態を示す流れ図である。この実施形態は、ＰＦＥＴ形成用の第１のセクション２１０と、第１のセクション２１０の横に隣接して位置決めされたＮＦＥＴ形成用の第２のセクション２２０とを有するｐ型基板２０１を提供するステップを含む（１０２、図２を参照）。基板２０１の第２のセクション２２０から第１のセクション２１０を分離するために、従来のＳＴＩ処理技法を使用して、浅いトレンチ分離（ＳＴＩ）領域２０３を形成することができる（１０４、図２を参照）。次に、第１のセクション２１０にはｎ型ウェル領域２０２（ＮＷＥＬＬ）を形成することができる（１０６、図２を参照）。すなわち、従来のマスク付き深部注入（masked, deep-implantation）技法を使用して、第１のセクション２１０の基板２０１にｎ型ドーパント（たとえば、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、またはリン（Ｐ））を注入することができる。] 図１ 図２ 図８
[0017] 次に、基板２０１の表面上にゲート・スタック２１１、２１２を形成することができる。すなわち、ＰＦＥＴチャネル領域用に指定された領域の上のＮＷＥＬＬ２０２に隣接した第１のセクション２１０上に第１のゲート・スタック２１１を形成することができ、ＮＦＥＴチャネル領域用に指定された領域の上の第２のセクション２２０上に第２のゲート・スタック２１２を形成することができる（１０８、図３〜図４を参照）。これらのゲート・スタック２１１、２１２は、ほぼ同時にまたは別々に形成することができる。たとえば、プロセス１０８でゲート・スタックを形成するために、基板２０１上にゲート誘電体層２５１を形成する。このゲート誘電体層２５１は高ｋ誘電体層を含むことができる。たとえば、ゲート誘電体層２５１は、ハフニウム（Ｈｆ）ベースの材料（たとえば、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、またはＨｆＡｌＯ）あるいは窒化二酸化シリコン（ＳｉＯ２）を含むことができる（図３を参照）。次に、ゲート誘電体層２５１上にｎ型金属層２５２（たとえば、窒化チタン（ＴｉＮ）層）を形成する。次に、ｎ型金属層２５２上にポリシリコン層２５３（たとえば、ｎ−ドープ・ポリシリコン層、あるいは任意選択で、真性ポリシリコン層またはｐ−ドープ・ポリシリコン層）を形成し、ポリシリコン層２５３上に酸化物キャップ層２５４を形成する（図３を参照）。次に、基板２０１の第１および第２のセクション２１０、２２０の上に、より具体的には、指定のチャネル領域２１７、２２７の上に、ゲート・スタック２１１および２１２をそれぞれ形成するために、従来のリソグラフィ・パターン形成およびエッチング・プロセスを実行する（図４を参照）。したがって、ゲート・スタック２１１、２１２のそれぞれは最初に、基板２０１に隣接するゲート誘電体層２５１と、ゲート誘電体層２５１に隣接するｎ型金属層２５２と、ｎ型金属層２５２に隣接するポリシリコン層２５３と、ポリシリコン層２５３に隣接する酸化物キャップ層２５４とを含む。６５ｎｍノード以上のＣＭＯＳ技術世代の場合、これらのゲート・スタック２１１、２１２は、上述の通り、比較的高いアスペクト比を有するように（すなわち、ゲート・スタックの幅対高さの比が１から少なくとも５になるように）、形成しなければならない。] 図３ 図４
[0018] ゲート・スタック２１１、２１２を形成した後、基板２０１の第１のセクション２１０のＮＷＥＬＬ２０２内にＰＦＥＴ構造を形成し、基板２０１の第２のセクション２２０内にＮＦＥＴ構造を形成するために、従来のＦＥＴ処理技法を実行することができる（１１０、図５を参照）。たとえば、この従来のＦＥＴ処理は、ＰＦＥＴおよびＮＦＥＴのハロー注入（halo implantation）、ＰＦＥＴおよびＮＦＥＴのソース／ドレイン拡張注入（source/drainextension implantation）、ゲート・スタック側壁スペーサ２４０の形成、ＰＦＥＴおよびＮＦＥＴのソース／ドレイン領域２１６、２２６の注入、高温注入活性化アニール、シリサイド形成、ブランケット誘電体層２５０の付着および平坦化などを含むことができるが、これらに限定されない。具体的には、ゲート誘電体層２５１の底面から酸化物層２５４の上面まで垂直に延びるように、従来の側壁スペーサ形成技法を使用して、ゲート・スタック２１１、２１２のそれぞれの対向する側壁に隣接する基板２０１上に側壁スペーサ２４０（たとえば、窒化物側壁スペーサ）を形成することができる。] 図５
[0019] 従来のＦＥＴ処理が完了すると、詳細には、高温注入活性化アニールなどのすべての高温処理（すなわち、約６００℃を超えるすべての処理）が完了すると、第２のゲート・スタック２１２のゲート誘電体層２５１の上からではなく、第１のゲート・スタック２１１のゲート誘電体層２５１の上から、ポリシリコン層２５３およびｎ型金属層２５２を除去する（１１２）。具体的には、第１のゲート・スタック２１１の側壁スペーサ２４０間から酸化物キャップ層２５４、ポリシリコン層２５３、およびｎ型金属層２５２を除去するために、（たとえば、パターン形成されたフォトレジスト層２８１により）第２のゲート・スタック２１２をマスクすることができ、（たとえば、ウェット・エッチングまたはドライ・エッチングにより）エッチング・プロセスを実行することができる（図６を参照）。] 図６
[0020] 次に、第１のゲート・スタック２１１のゲート誘電体層２５１上にｐ型金属ゲート導体層２７３を電気メッキすることができる（１１４、図７を参照）。すなわち、（フォトレジスト層２８１により）第２のゲート・スタック２１２をマスクしている間に、電気メッキ液２８２と陽極（すなわち、レニウム（Ｒｅ）、白金（Ｐｔ）、またはルテニウム（Ｒｕ）などのｐ型金属あるいはＲｕＯ2またはＲｅ2Ｏ3などの導電性ｐ型金属酸化物の発生源）とを備えた電気メッキ槽にその構造を入れる。しかし、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス１１４は、電源２８３から基板２０１の裏面２０４に電流を加え、それにより、基板２０１を通って第１のゲート・スタック２１１までの（すなわち、ゲート誘電体層２５１上でのメッキを可能にするためにゲート誘電体層２５１を通る）必要な電子の流れを提供する。この電気メッキ・プロセスは、電源２８３から基板２０１の裏面２０４を通って第１のゲート・スタック２１１まで電子が流れることを保証するために、詳細には、ｐ型基板２０１とＮＷＥＬＬ２０２との間を通って第１のゲート・スタック２１１まで電子が流れることを保証するために、照明を受けて正バイアスの電気メッキ液２８２中で実行しなければならないことに留意されたい。このような電子の流れによって、電気メッキ液２８２内のｐ型金属イオンはその電荷を失い、第１のゲート・スタック２１１内の誘電体層２５１上にメッキされることになる。ｐ型金属ゲート導体層２７３は高アスペクト比のゲート・スタック開口部の底面から上にメッキされるので、ボイドまたはシームなしでメッキされる。さらに、ｐ型金属ゲート導体層２７３はシード層なしでメッキされるので、ゲート誘電体層２５１および側壁スペーサ２４０に直接接触する。ｐ型金属ゲート導体層２７３に必要な仕事関数は、わずか数十オングストロームの厚さで達成できることに留意されたい。したがって、ｐ型金属ゲート導体層２７３の厚さは、たとえば、第１のゲート・スタック２１１の全高の約１／１０〜約８／１０の間になるように、電気メッキ・プロセス中に制御することができる。] 図７
[0021] 第１のゲート・スタック２１１内の誘電体層２５１上にｐ型金属ゲート導体層２７３をメッキすると、（たとえば、ウェット・エッチングまたはドライ・エッチングにより）第２のゲート・スタック２１２のフォトレジスト層２８１および酸化物キャップ層２５４を除去することができる（１１６）。最後に、第１のゲート・スタック２１１の露出したｐ型金属層２７３上および第２のゲート・スタック２１２内の露出したポリシリコン層２５３上に配線金属層２５５（たとえば、アルミニウム（Ａｌ）または銅（Ｃｕ）層）を形成する（たとえば、化学的気相堆積（ＣＶＤ）によって付着する）ことができ、それにより、ゲート・スタック２１１、２１２のそれぞれの側壁スペーサ２４０間の空間（たとえば、任意の残りの空間）を充填する（１１８、図８を参照）。形成後、ＣＭＰによって配線金属層２５５を平坦化し、誘電体層２５０の上面から金属を除去する。] 図８
[0022] 図９は、図１７に示されているＣＭＯＳデバイス３００を形成するための方法の一実施形態を示す流れ図である。前述の実施形態のように、この実施形態は、ＰＦＥＴ形成用の第１のセクション３１０と、第１のセクション３１０の横に隣接して位置決めされたＮＦＥＴ形成用の第２のセクション３２０とを有するｐ型基板３０１を提供するステップを含む（９０２、図１０を参照）。基板３０１の第２のセクション３２０から第１のセクション３１０を分離するために、従来のＳＴＩ処理技法を使用して、浅いトレンチ分離（ＳＴＩ）領域３０３を形成することができる（９０４、図１０を参照）。次に、第１のセクション３１０にはｎ型ウェル領域３０２（ＮＷＥＬＬ）を形成することができる（９０６、図１０を参照）。すなわち、従来のマスク付き深部注入技法を使用して、第１のセクション３１０の基板３０１にｎ型ドーパント（たとえば、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、またはリン（Ｐ））を注入することができる。] 図１０ 図１７ 図９
[0023] 次に、基板３０１の表面上にゲート・スタック３１１、３１２を形成することができる。すなわち、ＰＦＥＴチャネル領域用に指定された領域の上のＮＷＥＬＬ３０２に隣接した第１のセクション３１０上に第１のゲート・スタック３１１を形成することができ、ＮＦＥＴチャネル領域用に指定された領域の上の第２のセクション３２０上に第２のゲート・スタック３１２を形成することができる（９０８、図１１〜図１２を参照）。これらのゲート・スタック３１１、３１２は、ほぼ同時にまたは別々に形成することができる。たとえば、プロセス９０８でゲート・スタック３１１、３１２を形成するために、基板３０１上にゲート誘電体層３５１を形成する。このゲート誘電体層３５１は高ｋ誘電体層を含むことができる。たとえば、ゲート誘電体層３５１は、ハフニウム（Ｈｆ）ベースの材料（たとえば、ＨｆＯ2、ＨｆＳｉＯ、ＨｆＳｉＯＮ、またはＨｆＡｌＯ）あるいは窒化二酸化シリコン（ＳｉＯ2）を含むことができる（図１１を参照）。次に、ゲート誘電体層３５１上にポリシリコン層３５３（たとえば、ｎ−ドープ・ポリシリコン層、あるいは任意選択で、真性ポリシリコン層またはｐ−ドープ・ポリシリコン層）を形成し、ポリシリコン層３５３上に酸化物キャップ層３５４を形成する（図１１を参照）。次に、基板３０１の第１および第２のセクション３１０、３２０の上に、より具体的には、指定のチャネル領域３１７、３２７の上に、ゲート・スタック３１１および３１２をそれぞれ形成するために、従来のリソグラフィ・パターン形成およびエッチング・プロセスを実行する（図１２を参照）。したがって、ゲート・スタック３１１、３１２のそれぞれは最初に、基板３０１に隣接するゲート誘電体層３５１と、ゲート誘電体層３５１に隣接するポリシリコン層３５３と、ポリシリコン層３５３に隣接する酸化物キャップ層３５４とを含む。６５ｎｍノード以上のＣＭＯＳ技術世代の場合、これらのゲート・スタック３１１、３１２は、上述の通り、比較的高いアスペクト比を有するように（すなわち、ゲート・スタックの幅対高さの比が１から少なくとも５になるように）、形成しなければならない。] 図１１ 図１２
[0024] ゲート・スタック３１１、３１２を形成した後、基板３０１の第１のセクション３１０のＮＷＥＬＬ３０２内にＰＦＥＴ構造を形成し、基板３０１の第２のセクション３２０内にＮＦＥＴ構造を形成するために、従来のＦＥＴ処理技法を実行することができる（９１０、図１３を参照）。たとえば、この従来のＦＥＴ処理は、ＰＦＥＴおよびＮＦＥＴのハロー注入、ＰＦＥＴおよびＮＦＥＴのソース／ドレイン拡張注入、ゲート・スタック側壁スペーサ３４０の形成、ＰＦＥＴおよびＮＦＥＴのソース／ドレイン領域３１６、３２６の注入、高温注入活性化アニール、シリサイド形成、ブランケット誘電体層３５０の付着および平坦化などを含むことができるが、これらに限定されない。具体的には、ゲート誘電体層３５１の底面から酸化物層３５４の上面まで垂直に延びるように、従来の側壁スペーサ形成技法を使用して、ゲート・スタック３１１、３１２のそれぞれの対向する側壁に隣接する基板３０１上に側壁スペーサ３４０（たとえば、窒化物側壁スペーサ）を形成することができる。] 図１３
[0025] 従来のＦＥＴ処理が完了すると、詳細には、高温注入活性化アニールなどのすべての高温処理（すなわち、約６００℃を超えるすべての処理）が完了すると、ゲート・スタック３１１、３１２のそれぞれのゲート誘電体層３５１の上から、ポリシリコン層３５３を除去する（９１２、図１４を参照）。具体的には、ゲート・スタック３１１および３１２の側壁スペーサ３４０間から酸化物キャップ層３５４と、次にポリシリコン層３５３を除去するために、エッチング・プロセス（たとえば、ウェット・エッチング・プロセスまたはドライ・エッチング・プロセス）を実行することができる。] 図１４
[0026] 次に、第１のゲート・スタック３１１のゲート誘電体層３５１上にｐ型金属ゲート導体層３７３を電気メッキすることができる（９１４、図１５を参照）。具体的には、（たとえば、パターン形成されたフォトレジスト層３８１により）第２のゲート・スタック３１２をマスクすることができる。次に、電気メッキ液３８２と陽極（すなわち、レニウム（Ｒｅ）、白金（Ｐｔ）、またはルテニウム（Ｒｕ）などのｐ型金属あるいはＲｕＯ2またはＲｅ2Ｏ3などの導電性ｐ型金属酸化物の発生源）とを備えた電気メッキ槽にその構造を入れる。しかし、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス９１４は、電源３８３から基板３０１の裏面３０４に電流を加え、それにより、基板３０１を通って第１のゲート・スタック３１１までの（すなわち、第１のゲート・スタック３１１のゲート誘電体層３５１上でのメッキを可能にするためにゲート誘電体層３５１を通る）必要な電子の流れを提供する。したがって、電気メッキ・プロセス中に電流およびそれにより電子は、基板３０１を通って第１のゲート・スタック３１１まで直接流れることになり、いかなるシード層も不要である。この電気メッキ・プロセスは、電源３８３から基板３０１の裏面３０４を通って第１のゲート・スタック３１１まで電子が流れることを保証するために、詳細には、ｐ型基板３０１とＮＷＥＬＬ３０２との間を通って第１のゲート・スタック３１１まで電子が流れることを保証するために、照明を受けて正バイアスの電気メッキ液３８２中で実行しなければならないことに留意されたい。このような電子の流れによって、電気メッキ液３８２内のｐ型金属イオンはその電荷を失い、第１のゲート・スタック３１１内の誘電体層３５１上にメッキされることになる。フォトレジスト層３８１は第２のゲート・スタック３１２内の誘電体層３５１を保護する。ｐ型金属ゲート導体層３７３は高アスペクト比のゲート・スタック開口部の底面から上にメッキされるので、ボイドまたはシームなしでメッキされる。さらに、ｐ型金属ゲート導体層３７３はシード層なしでメッキされるので、ゲート誘電体層３５１および側壁スペーサ３４０に直接接触する。ｐ型金属ゲート導体層３７３に必要な仕事関数は、わずか数十オングストロームの厚さで達成できることに留意されたい。したがって、ｐ型金属ゲート導体層３７３の厚さは、たとえば、第１のゲート・スタック３１１の全高の約１／１０〜約８／１０の間になるように、電気メッキ・プロセス中に選択的に制御することができる。] 図１５
[0027] 第１のゲート・スタック３１１内の誘電体層３５１上にｐ型金属ゲート導体層３７３をメッキすると、第２のゲート・スタック３１２のゲート誘電体層３５１上にｎ型金属ゲート導体層３７４を電気メッキすることができる（９１６、図１６を参照）。具体的には、ｐ型金属の電気メッキ後に、第２のゲート・スタック３１２の上からフォトレジスト層３８１を除去し、もう１つのパターン形成されたフォトレジスト層３８４を形成して第１のゲート・スタック３１１をマスクすることができる。次に、電気メッキ液３８４と陽極（すなわち、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、またはアルミニウム（Ａｌ）などのｎ型金属の発生源）とを備えた電気メッキ槽にその構造を入れる。この場合も、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、電気メッキ・プロセス９１６は、電源３８３から基板３０１の裏面３０４に電流を加え、それにより、基板３０１を通って第２のゲート・スタック３１２までの（すなわち、第２のゲート・スタック３１２のゲート誘電体層３５１上でのメッキを可能にするためにゲート誘電体層３５１を通る）必要な電子の流れを提供する。第１のゲート・スタック３１１はマスクされているので、このプロセスは、第１のゲート・スタック３１１上でメッキするというリスクを冒さずに第２のゲート・スタック３１２への電子流を増強するために、照明を受けて正バイアスの電気メッキ液中で実行することができる。第１のゲート・スタック３１１のｐ型金属層３７３のように、ｎ型金属ゲート導体層３７４に必要な仕事関数は、わずか数十オングストロームの厚さで達成することができる。したがって、ｎ型金属ゲート導体層３７４の厚さは、たとえば、第２のゲート・スタック３１２の全高の約１／１０〜約８／１０の間になるように、電気メッキ・プロセス中に選択的に制御することができる。] 図１６
[0028] 最後に、第１のゲート・スタック３１１の露出したｐ型金属層３７３上および第２のゲート・スタック３１２内の露出したｎ型金属層３７４上に配線金属層３５５（たとえば、アルミニウム（Ａｌ）または銅（Ｃｕ）層）を形成する（たとえば、化学的気相堆積（ＣＶＤ）によって付着する）ことができ、それにより、ゲート・スタック３１１、３１２のそれぞれの側壁スペーサ３４０間の空間（たとえば、任意の残りの空間）を充填する（９１８、図１７を参照）。配線金属層３５５を形成した後、ＣＭＰによってそれを平坦化し、誘電体層３５０の上面から金属を除去する。] 図１７
[0029] その結果として、図１および図９の方法実施形態によって、図８および図１７の同様のＣＭＯＳ構造２００および３００が得られる。具体的には、ＣＭＯＳ構造２００、３００はそれぞれ、ｐ型基板２０１、３０１を含む。このｐ型基板２０１、３０１は、その上にｐ型電界効果トランジスタ（ＰＦＥＴ）２１９、３１９が形成される第１のセクション２１０、３１０と、その上にｎ型電界効果トランジスタ（ＮＦＥＴ）２２９、３２９が形成される第２のセクション２２０、３２０とを有する。第２のセクション２２０、３２０は第１のセクション２１０、３１０の横に隣接して位置決めされ、これらのセクションは浅いトレンチ分離（ＳＴＩ）構造２０３、３０３によって分離される（すなわち、互いに切り離される）。] 図１ 図１７ 図８ 図９
[0030] ＰＦＥＴ２１９、３１９は、基板２０１、３０１の第１のセクション２１０、３１０内に位置するｎ型ウェル領域（ＮＷＥＬＬ）２０２、３０２を含む。このＮＷＥＬＬ２０２、３０２は、ｎ型ドーパント（たとえば、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、またはリン（Ｐ））によって適切にドーピングされる。ＰＦＥＴ２１９、３１９はさらに、基板２０１、３０１の上面のＮＷＥＬＬ２０２、３０２内に位置するソース／ドレイン領域２１６、３１６（すなわち、ｐ型拡散領域）と、ソース／ドレイン領域２１６、３１６間に位置決めされたチャネル領域２１７、３１７を含むがこれらに限定されない典型的なＰＦＥＴコンポーネントを含む。また、ＰＦＥＴ２１９、３１９はＰＦＥＴゲート・スタック２１１、３１１も含む。このＰＦＥＴゲート・スタック２１１、３１１は、基板２０１、３０１の上面（すなわち、表面）上に位置決めされ、詳細には、ソース／ドレイン領域２１６、３１６間のチャネル領域２１７、３１７上に位置決めされる。側壁スペーサ２４０、３４０（たとえば、窒化物側壁スペーサ）はゲート・スタック２１１、３１１の対向する側壁上に位置決めされる。ブランケット誘電体材料２５０、３５０（たとえば、オキシナイトライド材料）は、側壁スペーサ２４０、３４０に隣接する基板２０１およびＳＴＩ２０３、３０３の上に位置決めされる。ＰＦＥＴゲート・スタック２１１，３１１は、比較的高いアスペクト比を有し（すなわち、ゲート・スタックの幅対高さの比が１から少なくとも５になり）、ボイドフリーかつシームフリーのｐ型ゲート導体金属層２７３、３７３をさらに含む。]
[0031] 具体的には、ＰＦＥＴゲート・スタック２１１、３１１は、ＮＷＥＬＬチャネル領域２１７、３１７に隣接するゲート誘電体層２５１、３５１（たとえば、ハフニウム（Ｈｆ）ベースの材料（たとえば、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、またはＨｆＡｌＯ）あるいは窒化二酸化シリコン（ＳｉＯ２）などの高ｋ誘電体層）を含む。ｐ型金属ゲート導体層２７３、３７３は、ゲート誘電体層２５１、３５１上に位置決めされる。このｐ型金属ゲート導体層２７３、３７３は、ｐ型金属（たとえば、レニウム（Ｒｅ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）など）または導電性ｐ型金属酸化物（たとえば、ＲｕＯ２、Ｒｅ２Ｏ３など）を含む。詳細に上述した通り、このｐ型金属ゲート導体層２７３、３７３は、基板２０１、３０１の裏面２０４、３０４に電流を通す電気メッキ・プロセスを使用して形成され、それにより、基板２０１、３０１を通ってＰＦＥＴゲート・スタック２１１、３１１への必要な電子流を提供し、シード層の必要性を排除する（すなわち、ＰＦＥＴゲート・スタック２１１、３１１にはいずれのシード層もない）。このため、この電気メッキ・プロセスは、ボイドまたはシームなしで下から上にｐ型ゲート導体金属層２７３、３７３で高アスペクト比のＰＦＥＴゲート・スタック開口部を充填することができる。これは、ｐ型金属ゲート導体層２７３、３７３がゲート誘電体層２５１、３５１および側壁スペーサ２４０、３４０に直接接触することをさらに保証するものである。ｐ型金属層２７３、３７３の厚さは、ＰＦＥＴゲート・スタック２１１の全高の約１／１０〜約８／１０の間にすることができる。側壁スペーサ２４０、３４０間かつｐ型金属ゲート導体層２７３、３７３の上の高アスペクト比ゲート・スタック２１１、３１１の残りの部分は、配線金属層２５５、３５５（たとえば、銅（Ｃｕ）層またはアルミニウム（Ａｌ）層）を含む。]
[0032] ＣＭＯＳデバイス２００、３００はそれぞれ、上面において基板２０１、３０１の第２のセクション２２０、３２０内に位置するソース／ドレイン領域２２６、３２６（すなわち、ｎ型拡散領域）と、ソース／ドレイン領域２２６、３２６間に位置決めされたチャネル領域２２７、３２７を含むがこれらに限定されない典型的なＮＦＥＴコンポーネントを含むＮＦＥＴトランジスタ２２９、３２９も含む。また、ＮＦＥＴ２２９、３２９はＮＦＥＴゲート・スタック２１２、３１２も含む。このＮＦＥＴゲート・スタック２１２、３１２は同様に、高アスペクト比スタックを含む（すなわち、ゲート・スタックの幅対高さの比が１から少なくとも５になる）。このＮＦＥＴゲート・スタック２１２、３１２は、基板２０１、３０１の上面（すなわち、表面）上に位置決めされ、詳細には、ソース／ドレイン領域２２６、３２６間のチャネル領域２２７、３２７上に位置決めされる。側壁スペーサ２４０、３４０（たとえば、窒化物側壁スペーサ）はゲート・スタック２１２、３１２の対向する側壁上に位置決めされる。ブランケット誘電体材料２５０、３５０（たとえば、オキシナイトライド材料）は、側壁スペーサ２４０、３４０に隣接する基板２０１、３０１およびＳＴＩ２０３、３０３の上に位置決めされる。ブランケット誘電体材料２５０、３５０を研磨して、ＮＦＥＴゲート・スタック２１２、３１２の上面を露出することができる。しかし、方法実施形態が異なるため、図８および図１７のＮＦＥＴゲート・スタック２１２および３１２の組成は異なっている。] 図１７ 図８
[0033] 具体的には、図８のＣＭＯＳデバイス２００のＮＦＥＴゲート・スタック２１２は、チャネル領域２２７に直接隣接する基板２０１の第２のセクション２２０上のゲート誘電体層２５１（すなわち、第２のゲート誘電体層）を含む。このゲート誘電体層２５１は、たとえば、ＰＦＥＴゲート・スタック２１１内のゲート誘電体層に使用されたものと同じ高ｋ誘電体材料を含むことができる。ＮＦＥＴゲート・スタック２１２は、ゲート誘電体層２５１上のｎ型金属ゲート導体層２５２（たとえば、窒化チタン（ＴｉＮ））をさらに含むことができる。ＰＦＥＴゲート・スタック２１１内のｐ型金属層２７３のように、必要な仕事関数は、わずか数十オングストロームの厚さのｎ型金属ゲート導体層２５２で達成することができる。側壁スペーサ２４０間かつｎ型金属ゲート導体層２５２の上の高アスペクト比ゲート・スタック２１２の残りの部分は、ｎ型金属層２５２上のｎ−ドープ・ポリシリコン層２５３と、ポリシリコン層２５３上の配線金属層２５５（すなわち、第２の配線金属層）を含むことができる。この配線金属層２５５は、ＰＦＥＴゲート・スタック２１１内に使用するものと同じ配線金属材料（たとえば、銅（Ｃｕ）またはアルミニウム（Ａｌ））を含むことができる。] 図８
[0034] 代わって、図１７のＣＭＯＳデバイス３００のＮＦＥＴゲート・スタック３１２は、チャネル領域３２７に直接隣接する基板３０１の第２のセクション３２０上のゲート誘電体層３５１（すなわち、第２のゲート誘電体層）を含む。このゲート誘電体層３５１は、たとえば、ＰＦＥＴゲート・スタック３１１内のゲート誘電体層に使用されたものと同じ高ｋ誘電体材料を含むことができる。ＮＦＥＴゲート・スタック３１２は、ｎ型金属ゲート導体層３７４をさらに含むことができる。しかし、この場合のｎ型金属ゲート導体層３７４は、電気メッキされたボイドフリーかつシームフリーのｎ型金属層を含む。この電気メッキされたｎ型金属層３７４は、たとえば、ハフニウム（ＨＦ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、またはアルミニウム（Ａｌ）を含むことができる。この場合も、必要な仕事関数は、わずか数十オングストロームの厚さのｎ型金属ゲート導体層３７４で達成することができる。側壁スペーサ３４０間かつｎ型金属ゲート導体層３７４の上の高アスペクト比ゲート・スタック３１２の残りの部分は、配線金属層３５５（すなわち、第２の配線金属層）を含むことができる。この配線金属層３５５は、ＰＦＥＴゲート・スタック３１１内に使用するものと同じ配線金属材料（たとえば、銅（Ｃｕ）またはアルミニウム（Ａｌ））を含むことができる。] 図１７
[0035] 図１８は、図２６に示されているＣＭＯＳデバイス４００を形成するための方法の一実施形態を示す流れ図である。前述の方法実施形態とは異なり、この実施形態は、ＰＦＥＴ形成用の第１のセクション４１０と、第１のセクション４１０の横に隣接して位置決めされたＮＦＥＴ形成用の第２のセクション４２０とを有するｎ型基板４０１を提供するステップを含む（１８０２、図１９を参照）。基板４０１の第２のセクション４２０から第１のセクション４１０を分離するために、従来のＳＴＩ処理技法を使用して、浅いトレンチ分離（ＳＴＩ）領域４０３を形成することができる（１８０４、図１９を参照）。次に、第２のセクション４２０にはｐ型ウェル領域４０２（ＰＷＥＬＬ）を形成することができる（１８０６、図１９を参照）。すなわち、従来のマスク付き深部注入技法を使用して、第１のセクション４１０の基板４０１にｐ型ドーパント（たとえば、ホウ素（Ｂ））を注入することができる。] 図１８ 図１９ 図２６
[0036] 次に、基板４０１上にゲート・スタック４１１、４１２を形成することができる。すなわち、ＰＦＥＴチャネル領域用に指定された領域の上の第１のセクション４１０上に第１のゲート・スタック４１１を形成することができ、ＰＷＥＬＬ４０２に隣接する第２のセクション４２０上に、詳細には、ＮＦＥＴチャネル領域用に指定されたＰＷＥＬＬ４０２内の領域の上に第２のゲート・スタック４１２を形成することができる（１８０８、図２０〜図２１を参照）。これらのゲート・スタック４１１、４１２は、ほぼ同時にまたは別々に形成することができる。たとえば、プロセス１８０８でゲート・スタック４１１、４１２を形成するために、基板４０１上にゲート誘電体層４５１を形成する。このゲート誘電体層４５１は高ｋ誘電体層を含むことができる。たとえば、ゲート誘電体層４５１は、ハフニウム（Ｈｆ）ベースの材料（たとえば、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、またはＨｆＡｌＯ）あるいは窒化二酸化シリコン（ＳｉＯ２）を含むことができる（図２０を参照）。次に、ゲート誘電体層４５１上にポリシリコン層４５３（たとえば、ｎ−ドープ・ポリシリコン層、あるいは任意選択で、真性ポリシリコン層またはｐ−ドープ・ポリシリコン層）を形成し、ポリシリコン層４５３上に酸化物キャップ層４５４を形成する（図２０を参照）。次に、基板４０１の第１および第２のセクション４１０、４２０の上に、より具体的には、指定のチャネル領域４１７、４２７の上に、ゲート・スタック４１１および４１２をそれぞれ形成するために、従来のリソグラフィ・パターン形成およびエッチング・プロセスを実行する（図２１を参照）。したがって、ゲート・スタック４１１、４１２のそれぞれは最初に、基板４０１に隣接するゲート誘電体層４５１と、ゲート誘電体層４５１に隣接するポリシリコン層４５３と、ポリシリコン層４５３に隣接する酸化物キャップ層４５４とを含む。６５ｎｍノード以上のＣＭＯＳ技術世代の場合、これらのゲート・スタック４１１、４１２は、上述の通り、比較的高いアスペクト比を有するように（すなわち、ゲート・スタックの幅対高さの比が１から少なくとも５になるように）、形成しなければならない。] 図２０ 図２１
[0037] ゲート・スタック４１１、４１２を形成した後、基板４０１の第１のセクション４１０内にＰＦＥＴ構造を形成し、基板４０１の第２のセクション４２０のＰＷＥＬＬ４０２内にＮＦＥＴ構造を形成するために、従来のＦＥＴ処理技法を実行することができる（１８１０、図２２を参照）。たとえば、この従来のＦＥＴ処理は、ＰＦＥＴおよびＮＦＥＴのハロー注入、ＰＦＥＴおよびＮＦＥＴのソース／ドレイン拡張注入、ゲート・スタック側壁スペーサ４４０の形成、ＰＦＥＴおよびＮＦＥＴのソース／ドレイン領域４１６、４２６の注入、高温注入活性化アニール、シリサイド形成、ブランケット誘電体層４５０の付着および平坦化などを含むことができるが、これらに限定されない。具体的には、ゲート誘電体層４５１の底面から酸化物層４５４の上面まで垂直に延びるように、従来の側壁スペーサ形成技法を使用して、ゲート・スタック４１１、４１２のそれぞれの対向する側壁に隣接する基板４０１上に側壁スペーサ４４０（たとえば、窒化物側壁スペーサ）を形成することができる。] 図２２
[0038] 従来のＦＥＴ処理が完了すると、詳細には、高温注入活性化アニールなどのすべての高温処理（すなわち、約６００℃を超えるすべての処理）が完了すると、ゲート・スタック４１１、４１２のそれぞれのゲート誘電体層４５１の上から、ポリシリコン層４５３を除去する（１８１２、図２３を参照）。具体的には、ゲート・スタック４１１および４１２の側壁スペーサ４４０間から酸化物キャップ層４５４と、次にポリシリコン層４５３を除去するために、エッチング・プロセス（たとえば、ウェット・エッチング・プロセスまたはドライ・エッチング・プロセス）を実行することができる。] 図２３
[0039] 次に、フォトレジスト・マスクを塗布せずに、第１のゲート・スタック４１１のゲート誘電体層４５１上にｐ型金属ゲート導体層４７３を選択的に電気メッキすることができる（１８１４、図２４を参照）。具体的には、電気メッキ液４８２と陽極（すなわち、レニウム（Ｒｅ）、白金（Ｐｔ）、またはルテニウム（Ｒｕ）などのｐ型金属あるいはＲｕＯ２またはＲｅ２Ｏ３などの導電性ｐ型金属酸化物の発生源）とを備えた電気メッキ槽にその構造を入れる。しかし、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス１８１４は、電源４８３から基板４０１の裏面４０４に電流を加え、それにより、基板４０１を通って第１のゲート・スタック４１１までの（すなわち、第１のゲート・スタック４１１のゲート誘電体層４５１上でのメッキを可能にするためにゲート誘電体層４５１を通る）必要な電子の流れを提供する。さらに、この電気メッキは、ＮＦＥＴゲート誘電体の下に空乏層が形成され、いかなる電流もＮＦＥＴゲート・スタック４１２に流れないように、照明なしで（すなわち、暗闇で）正バイアスの電気メッキ液４８２中で実行する。しかし、暗闇でも、電流およびそれにより電子は、基板４０１を通って第１のゲート・スタック４１１まで流れることになり、いかなるシード層も不要である。このような電子の流れによって、電気メッキ液４８２内のｐ型金属イオンはその電荷を失い、第１のゲート・スタック４１１内の誘電体層４５１上にメッキされることになる。ｐ型金属ゲート導体層４７３は高アスペクト比のゲート・スタック開口部の底面から上にメッキされるので、ボイドまたはシームなしでメッキされる。さらに、ｐ型金属ゲート導体層４７３はシード層なしでメッキされるので、ゲート誘電体層４５１および側壁スペーサ４４０に直接接触する。ｐ型金属ゲート導体層４７３に必要な仕事関数は、わずか数十オングストロームの厚さで達成できることに留意されたい。したがって、ｐ型金属ゲート導体層４７３の厚さは、たとえば、第１のゲート・スタック４１１の全高の約１／１０〜約８／１０の間になるように、電気メッキ・プロセス中に選択的に制御することができる。また、この電気メッキ中にフォトレジスト・マスクにより第２のゲート・スタック４１２をマスクできることにも留意されたい。] 図２４
[0040] 第１のゲート・スタック４１１内の誘電体層４５１上にｐ型金属ゲート導体層４７３をメッキすると、第１のゲート・スタック４１１のｐ型金属ゲート導体層４７３上と第２のゲート・スタック４１２のゲート誘電体層４５１上の両方にｎ型金属ゲート導体層４７４を電気メッキすることができる（１８１６、図２５を参照）。具体的には、電気メッキ液４８４と陽極（すなわち、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、またはアルミニウム（Ａｌ）などのｎ型金属の発生源）とを備えた電気メッキ槽にその構造を入れる。この場合も、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス１８１６は、電源４８３から基板４０１の裏面４０４に電流を加え、それにより、基板４０１を通って両方のゲート・スタック４１１および４１２までの（すなわち、両方のスタック４１１および４１２でのメッキを可能にするためにゲート誘電体層４５１を通る）必要な電子の流れを提供する。しかし、このプロセスは、ｎ型基板４０１とＰＷＥＬＬ４０２との間を通って第２のゲート・スタック４１２まで電子が流れることを保証するために、照明を受けて正バイアスの電気メッキ液４８４中で実行しなければならない。ｎ型金属層４７４のメッキは、たとえば、ゲート・スタック４１１、４１２のそれぞれの側壁スペーサ４４０間の残りの空間が配線用のｎ型金属層４７４で充填されるまで続行することができる。] 図２５
[0041] その結果として、図１８の方法実施形態によって、図２６のＣＭＯＳ構造４００が得られる。ＣＭＯＳデバイス４００は、ｐ型基板ではなく、ｎ型基板４０１を含む。このｎ型基板４０１は、その上にＰＦＥＴ４１９が形成される第１のセクション４１０と、その上にＮＦＥＴ４２９が形成される第２のセクション４２０とを含む。第２のセクション４２０は第１のセクション４１０の横に隣接して位置決めすることができ、これらのセクションは浅いトレンチ分離（ＳＴＩ）構造４０３によって分離される（すなわち、互いに切り離される）。] 図１８ 図２６
[0042] ＰＦＥＴ４１９は、基板４０１の上面（すなわち、表面）に位置するソース／ドレイン領域４１６（すなわち、ｐ型拡散領域）と、ソース／ドレイン領域４１６間に位置決めされたチャネル領域４１７を含むがこれらに限定されない典型的なＰＦＥＴコンポーネントを含む。また、ＰＦＥＴ４１９はＰＦＥＴゲート・スタック４１１も含む。このＰＦＥＴゲート・スタック４１１は、基板４０１の上面上に位置決めされ、詳細には、チャネル領域４１７上に位置決めされる。側壁スペーサ４４０（たとえば、窒化物側壁スペーサ）はゲート・スタック４１１の対向する側壁上に位置決めされる。ブランケット誘電体材料４５０（たとえば、オキシナイトライド材料）は、側壁スペーサ４４０に隣接する基板４０１およびＳＴＩ４０３の上に位置決めされる。ＰＦＥＴゲート・スタック４１１は、比較的高いアスペクト比を有する（すなわち、ゲート・スタックの幅対高さの比が１から少なくとも５になる）。さらに、高アスペクト比の場合でも、ＰＦＥＴゲート・スタック４１１は、ボイドフリーかつシームフリーのｐ型ゲート導体金属層４７３を含む。]
[0043] 具体的には、この場合のＰＦＥＴゲート・スタック４１１は二重金属ゲート・スタックを含む。すなわち、ＰＦＥＴゲート・スタック４１１は、チャネル領域４１７に隣接するゲート誘電体層４５１を含む。このゲート誘電体層４５１は、高ｋ誘電体層を含むことができる。たとえば、ゲート誘電体層４５１は、ハフニウム（Ｈｆ）ベースの材料（たとえば、ＨｆＯ2、ＨｆＳｉＯ、ＨｆＳｉＯＮ、またはＨｆＡｌＯ）あるいは窒化二酸化シリコン（ＳｉＯ2）を含むことができる。ｐ型金属ゲート導体層４７３は、ゲート誘電体層４５１上に位置決めされる。このｐ型金属ゲート導体層４７３は、ｐ型金属（たとえば、レニウム（Ｒｅ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）など）または導電性ｐ型金属酸化物（たとえば、ＲｕＯ2、Ｒｅ2Ｏ3など）を含むことができる。詳細に上述した通り、このｐ型金属ゲート導体層４７３は、基板４０１の裏面４０４に電源用の電流を流す電気メッキ・プロセスを使用して形成することができる。したがって、この電気メッキ・プロセス中に、電子はシード層の必要なしに基板４０１を通ってＰＦＥＴゲート・スタック４１１まで直接流れることができる（すなわち、ＰＦＥＴゲート・スタック４１１にはいずれのシード層もない）。このため、この電気メッキ・プロセスは、ボイドまたはシームなしで下から上にｐ型ゲート導体金属層４７３で高アスペクト比のＰＦＥＴゲート・スタック開口部を充填することができる。これは、ｐ型金属ゲート導体層４７３がゲート誘電体層４５１および側壁スペーサ４４０に直接接触することをさらに保証するものである。ｐ型金属層４７３の厚さは、ＰＦＥＴゲート・スタック４１１の全高の約１／１０〜約８／１０の間にすることができる。側壁スペーサ４４０間かつｐ型金属ゲート導体層４７３の上の高アスペクト比ゲート・スタック４１１の残りの部分は、電気メッキされたボイドフリーかつシームフリーのｎ型金属層４７４を含む。この電気メッキされたｎ型金属層４７４は、シード層なしで下から上に同様に形成され、たとえば、ハフニウム（ＨＦ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、またはアルミニウム（Ａｌ）を含むことができる。]
[0044] 前述の通り、図２６のＣＭＯＳデバイス４００は、基板４０１の第２のセクション４２０内に位置決めされたＮＦＥＴ４２９をさらに含む。具体的には、このＮＦＥＴ４２９は、基板４０１の第２のセクション４２０内に位置するＰＷＥＬＬ４０２を含む。このＰＷＥＬＬ４０２は、ｐ型ドーパント（たとえば、ホウ素（Ｂ））によって適切にドーピングされる。ＮＦＥＴ４２９は、基板４０１の上面のＰＷＥＬＬ４０２内に位置するソース／ドレイン領域４２６（すなわち、ｎ型拡散領域）と、ソース／ドレイン領域４２６間のＰＷＥＬＬ４０２内に位置決めされたチャネル領域４２７を含むがこれらに限定されない典型的なＮＦＥＴコンポーネントをさらに含む。また、ＮＦＥＴ４２９はＮＦＥＴゲート・スタック４１２も含む。このＮＦＥＴゲート・スタック４１２は同様に、高アスペクト比スタックを含む（すなわち、ゲート・スタックの幅対高さの比が１から少なくとも５になる）。このＮＦＥＴゲート・スタック４１２は、基板４０１の上面上に位置決めされ、詳細には、ソース／ドレイン領域４２６間のチャネル領域４２７上に位置決めされる。側壁スペーサ４４０（たとえば、窒化物側壁スペーサ）はゲート・スタック４１２の対向する側壁上に位置決めされる。ブランケット誘電体材料４５０（たとえば、オキシナイトライド材料）は、側壁スペーサ４４０に隣接する基板４０１およびＳＴＩ４０３の上に位置決めされる。この場合のＮＦＥＴゲート・スタック４１２は、チャネル領域４２７に直接隣接する基板４０１の第２のセクション４２０上のゲート誘電体層４５１（すなわち、第２のゲート誘電体層）を含む。このゲート誘電体層４５１は、たとえば、ＰＦＥＴゲート・スタック４１１内のゲート誘電体層４５１に使用されたものと同じ高ｋ誘電体材料を含むことができる。ＮＦＥＴゲート・スタック４１２は、ゲート誘電体層４５１上に、電気メッキされたボイドフリーかつシームフリーのｎ型金属ゲート導体層４７４をさらに含む。この電気メッキされたｎ型金属層４７４は、ＰＦＥＴゲート・スタック４１１内と同じｎ型金属層を含むことができる。このｎ型金属ゲート導体層４７４は、ゲート誘電体層４５１の上の側壁スペーサ４４０間の高アスペクト比ゲート・スタック４１２の残りの部分を充填することができ、配線金属層として機能することができる。] 図２６
[0045] 上記の方法実施形態では、電気メッキされたｐ型ゲート金属は、レニウム（Ｒｅ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、あるいは、ＲｕＯ２またはＲｅ２Ｏ３などの導電性ｐ型金属酸化物から形成され、電気メッキされたｎ型ゲート金属は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、またはアルミニウム（Ａｌ）から形成される。しかし、図８、図１７、および図２６の構造を形成するために、上記のプロセスによりその他の適切なゲート金属、ゲート金属合金、ゲート金属混合物、またはこれらの多層を電気メッキできることを理解されたい（たとえば、２００６年７月２７日付けのＶｅｒｅｅｃｋｅｎｔ他の米国特許出願公報第２００６０１６６４７４号は、ゲート誘電体を通る電流を使用して電気メッキ可能な模範的な金属、半導体材料、半導電性酸化物、導電性酸化物などのリストを含む）。] 図１７ 図２６ 図８
[0046] したがって、上記では、ボイドフリーかつシームフリーの金属ゲート導体層が比較的薄い高ｋゲート誘電体層の上に位置決めされている少なくとも１つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを形成する方法の諸実施形態が開示されている。これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために（すなわち、メッキを増強するために）照明を受けて実行され、所与の領域への電子流を防止するために（すなわち、メッキを防止するために）暗闇で実行される。これらの方法実施形態は、高ｋ誘電体−金属ゲート導体のシステムの将来の寸法スケーリングならびに低コスト電着の恩恵提供を可能にする。]
[0047] 特定の諸実施形態に関する上記の説明は、本発明の一般的性質を完全に明らかにするので、現在の知識を応用することにより、他の人が包括的概念を逸脱せずに様々な適用例についてこのような特定の諸実施形態を容易に変更するかまたは適合させるかあるいはその両方を行うことができ、したがって、このような適合および変更は、開示された諸実施形態の同等物の意味および範囲内で理解しなければならず、その範囲内で理解することが意図されている。本明細書で使用する語法または用語は、制限のためのものではなく、説明のためのものであることを理解されたい。したがって、諸実施形態に関して本発明を説明してきたが、当業者であれば、特許請求の範囲の精神および範囲内の変更によってこれらの諸実施形態を実施できることを認識するであろう。たとえば、上記の電気メッキ・プロセスは、幅広い柔軟性を提供し、単一金属ゲート導体（たとえば、ｎ型またはｐ型の金属を含むゲート導体）、二重金属ゲート導体（たとえば、ｎ型およびｐ型両方の金属を含むゲート導体）、変化する組成を有する金属合金ゲート導体などを可能にする。さらに、種々の組成を有するこれらのゲート導体は、多種多様なゲート誘電体上にスタックすることができる。]

权利要求:

請求項1
半導体デバイスを形成する方法であって、第１のセクション（２１０）と前記第１のセクションの横に隣接して位置決めされた第２のセクション（２２０）とを有するｐ型基板（２０１）を提供するステップと、前記第１のセクション内にｎ型ウェル領域（２０２）を形成するステップと、前記第１のセクション上に第１のゲート・スタック（２１１）を形成し、前記第２のセクション上に第２のゲート・スタック（２１２）を形成するステップであって、前記第１のゲート・スタックおよび前記第２のゲート・スタックを前記形成するステップが、前記基板に隣接する誘電体層（２５１）を形成するステップと、前記誘電体層に隣接するｎ型金属層（２５２）を形成するステップと、前記ｎ型金属層に隣接するポリシリコン層（２５３）を形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックを形成するように、前記ポリシリコン層、前記ｎ型金属層、および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、前記第１のゲート・スタックから前記ポリシリコン層および前記ｎ型金属層を除去するステップ（図６）と、前記第１のゲート・スタックの前記誘電体層上にｐ型金属層（２７３）を電気メッキするステップであって、前記基板および前記ｎ型ウェル領域を通って前記第１のゲート・スタックへの電子流を保証するように、前記電気メッキするステップが、前記基板に加えられた電流を使用して、照明を受けて実行される、前記電気メッキするステップと、を含む方法。
請求項2
その制限のすべてが参照により取り入れられ、前記誘電体層（２５１）が高ｋ誘電体層を含むように前記第１のゲート・スタックおよび前記第２のゲート・スタックが形成される、請求項１記載の方法。
請求項3
その制限のすべてが参照により取り入れられ、前記ｐ型金属層がボイドおよびシームなしで前記誘電体層から上に電気メッキされ、前記ｐ型金属層が前記誘電体層に直接接触し、側壁スペーサに隣接するように、前記電気メッキするステップがシード層なしで実行される、請求項１記載の方法。
請求項4
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第１のセクション内にｐ型トランジスタ用の第１のソース／ドレイン領域（２１６）を形成し、前記第２のセクション内にｎ型トランジスタ用の第２のソース／ドレイン領域（２２６）を形成するステップをさらに含む、請求項１記載の方法。
請求項5
その制限のすべてが参照により取り入れられ、前記第１のゲート・スタックおよび前記第２のゲート・スタックが、１から少なくとも５の幅対高さの比で形成される、請求項１記載の方法。
請求項6
半導体デバイスを形成する方法であって、第１のセクション（２１０）と前記第１のセクションの横に隣接して位置決めされた第２のセクション（２２０）とを有するｐ型基板（２０１）を提供するステップと、前記第１のセクション内にｎ型ウェル領域（２０２）を形成するステップと、前記第１のセクション上に第１のゲート・スタック（２１１）を形成し、前記第２のセクション上に第２のゲート・スタック（２１２）を形成するステップであって、前記第１のゲート・スタックおよび前記第２のゲート・スタックを前記形成するステップが、前記基板に隣接する誘電体層（２５１）を形成するステップと、前記誘電体層に隣接するｎ型金属層（２５２）を形成するステップと、前記ｎ型金属層に隣接するポリシリコン層（２５３）を形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックを形成するために、前記ポリシリコン層、前記ｎ型金属層、および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックの対向する側壁に隣接する側壁スペーサ（２４０）を形成するステップと、前記第１のゲート・スタックから前記ポリシリコン層および前記ｎ型金属層を除去するステップ（図６）と、前記第１のゲート・スタックの前記誘電体層上にｐ型金属層（２７３）を電気メッキするステップであって、前記基板および前記ｎ型ウェル領域を通って前記第１のゲート・スタックへの電子流を保証するように、前記電気メッキするステップが、前記基板に加えられた電流を使用して、照明を受けて実行される、前記電気メッキするステップと、前記電気メッキするステップの後に、前記第１のゲート・スタックの前記側壁スペーサ間の前記ｐ型金属層の上の空間を配線金属層（２５５）で充填するステップと、を含む方法。
請求項7
その制限のすべてが参照により取り入れられ、前記誘電体層（２５１）が高ｋ誘電体層を含むように前記第１のゲート・スタックおよび前記第２のゲート・スタックが形成される、請求項６記載の方法。
請求項8
その制限のすべてが参照により取り入れられ、前記ｐ型金属層がボイドおよびシームなしで前記誘電体層から上に電気メッキされ、前記ｐ型金属層が前記誘電体層および前記側壁スペーサに直接接触するように、前記電気メッキするステップがシード層なしで実行される、請求項６記載の方法。
請求項9
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第１のセクション内にｐ型トランジスタ用の第１のソース／ドレイン領域（２１６）を形成し、前記第２のセクション内にｎ型トランジスタ用の第２のソース／ドレイン領域（２２６）を形成するステップをさらに含む、請求項６記載の方法。
請求項10
その制限のすべてが参照により取り入れられ、前記第１のゲート・スタックおよび前記第２のゲート・スタックが、１から少なくとも５の幅対高さの比で形成される、請求項６記載の方法。
請求項11
半導体デバイスを形成する方法であって、第１のセクション（３１０）と前記第１のセクションの横に隣接して位置決めされた第２のセクション（３２０）とを有するｐ型基板（３０１）を提供するステップと、前記第１のセクション内にｎ型ウェル領域（３０２）を形成するステップと、前記第１のセクション上に第１のゲート・スタック（３１１）を形成し、前記第２のセクション上に第２のゲート・スタック（３１２）を形成するステップであって、前記第１のゲート・スタックおよび前記第２のゲート・スタックを前記形成するステップが、前記基板に隣接する誘電体層（３５１）を形成するステップと、前記誘電体層に隣接するポリシリコン層（３５３）を形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックを形成するために、前記ポリシリコン層および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックの対向する側壁に隣接する側壁スペーサ（３４０）を形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックから前記ポリシリコン層を除去するステップ（図１４）と、前記第２のゲート・スタックをマスク（３８１）し、前記第１のゲート・スタックの前記誘電体層上にｐ型金属層（３７３）を電気メッキするステップであって、前記基板および前記ｎ型ウェル領域を通って前記第１のゲート・スタックへの電子流を保証するように、前記ｐ型金属層を前記電気メッキするステップが、前記基板に加えられた電流を使用して、照明を受けて実行される、前記マスクし電気メッキするステップと、前記第１のゲート・スタックをマスクし、前記第２のゲート・スタックの前記誘電体層上にｎ型金属層（３７４）を電気メッキするステップと、を含む方法。
請求項12
その制限のすべてが参照により取り入れられ、前記誘電体層（３５１）が高ｋ誘電体層を含むように前記第１のゲート・スタックおよび前記第２のゲート・スタックが形成される、請求項１１記載の方法。
請求項13
その制限のすべてが参照により取り入れられ、前記ｐ型金属層がボイドおよびシームなしで前記第１のゲート・スタックの前記誘電体層から上に電気メッキされ、前記ｎ型金属層がボイドおよびシームなしで前記第２のゲート・スタックの前記誘電体層から上に電気メッキされるように、前記ｐ型金属層を前記電気メッキするステップおよび前記ｎ型金属層を前記電気メッキするステップがシード層なしで実行される、請求項１１記載の方法。
請求項14
その制限のすべてが参照により取り入れられ、前記ｐ型金属層を前記電気メッキするステップおよび前記ｎ型金属層を前記電気メッキするステップの後に、前記第１のゲート・スタックの前記側壁スペーサ間の前記ｐ型金属層の上および前記第２のゲート・スタックの前記側壁スペーサ間の前記ｎ型金属層の上の空間を配線金属層（３５５）で充填するステップをさらに含む、請求項１１記載の方法。
請求項15
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第１のセクション内にｐ型トランジスタ用の第１のソース／ドレイン領域（３１６）を形成し、前記第２のセクション内にｎ型トランジスタ用の第２のソース／ドレイン領域（３２６）を形成するステップをさらに含む、請求項１１記載の方法。
請求項16
その制限のすべてが参照により取り入れられ、前記第１のゲート・スタックおよび前記第２のゲート・スタックが、１から少なくとも５の幅対高さの比で形成される、請求項１１記載の方法。
請求項17
半導体デバイスを形成する方法であって、第１のセクション（４１０）と前記第１のセクションの横に隣接して位置決めされた第２のセクション（４２０）とを有するｎ型基板（４０１）を提供するステップと、前記第２のセクション内にｐ型ウェル領域（４０２）を形成するステップと、前記第１のセクション上に第１のゲート・スタック（４１１）を形成し、前記第２のセクション上に第２のゲート・スタック（４１２）を形成するステップであって、前記第１のゲート・スタックおよび前記第２のゲート・スタックを前記形成するステップが、前記基板に隣接する誘電体層（４５１）を形成するステップと、前記誘電体層に隣接するポリシリコン層（４５３）を形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックを形成するために、前記ポリシリコン層および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックの対向する側壁に隣接する側壁スペーサ（４４０）を形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックから前記ポリシリコン層を除去するステップ（図２３）と、前記第１のゲート・スタックの前記誘電体層上にｐ型金属層（４７３）を選択的に電気メッキするステップであって、前記基板を通って前記第１のゲート・スタックへの電子流を可能にし、前記ｐ型ウェル領域を通って前記第２のゲート・スタックへの電子流を防止するように、前記ｐ型金属層を前記選択的に電気メッキするステップが、前記基板に加えられた電流を使用して、暗闇で実行される、前記選択的に電気メッキするステップと、前記ｐ型金属層を前記選択的に電気メッキするステップの後に、前記第１のゲート・スタックの前記ｐ型金属層上および前記第２のゲート・スタックの前記誘電体層上にｎ型金属層（４７４）を電気メッキするステップであって、前記基板および前記ｐ型ウェル領域を通って前記第２のゲート・スタックへの電子流を保証するように、前記ｎ型金属層を前記電気メッキするステップが照明を受けて実行される、前記電気メッキするステップと、を含む方法。
請求項18
その制限のすべてが参照により取り入れられ、前記誘電体層（４５１）が高ｋ誘電体層を含むように前記第１のゲート・スタックおよび前記第２のゲート・スタックが形成される、請求項１７記載の方法。
請求項19
その制限のすべてが参照により取り入れられ、前記ｐ型金属層がボイドおよびシームなしで前記第１のゲート・スタックの前記誘電体層から上に電気メッキされ、前記ｎ型金属層がボイドおよびシームなしで前記第１のゲート・スタックの前記ｐ型金属層および前記第２のゲート・スタックの前記誘電体層から上に電気メッキされるように、前記ｐ型金属層を前記電気メッキするステップおよび前記ｎ型金属層を前記電気メッキするステップがシード層なしで実行される、請求項１７記載の方法。
請求項20
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第１のセクション内にｐ型トランジスタ用の第１のソース／ドレイン領域（４１６）を形成し、前記第２のセクション内にｎ型トランジスタ用の第２のソース／ドレイン領域（４２６）を形成するステップをさらに含む、請求項１７記載の方法。
請求項21
その制限のすべてが参照により取り入れられ、前記第１のゲート・スタックおよび前記第２のゲート・スタックが、１から少なくとも５の幅対高さの比で形成される、請求項１７記載の方法。
請求項22
半導体デバイスを形成する方法であって、第１のセクション（４１０）と前記第１のセクションの横に隣接して位置決めされた第２のセクション（４２０）とを有するｎ型基板（４０１）を提供するステップと、前記第２のセクション内にｐ型ウェル領域（４０２）を形成するステップと、前記第１のセクション上に第１のゲート・スタック（４１１）を形成し、前記第２のセクション上に第２のゲート・スタック（４１２）を形成するステップであって、前記第１のゲート・スタックおよび前記第２のゲート・スタックを前記形成するステップが、前記基板に隣接する誘電体層（４５１）を形成するステップと、前記誘電体層に隣接するポリシリコン層（４５３）を形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックを形成するために、前記ポリシリコン層および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックの対向する側壁に隣接する側壁スペーサ（４４０）を形成するステップと、前記第１のゲート・スタックおよび前記第２のゲート・スタックから前記ポリシリコン層を除去するステップ（図２３）と、前記第１のゲート・スタックの前記誘電体層上にｐ型金属層（４７３）を選択的に電気メッキするステップであって、前記基板を通って前記第１のゲート・スタックへの電子流を可能にし、前記ｐ型ウェル領域を通って前記第２のゲート・スタックへの電子流を防止するように、前記ｐ型金属層を前記選択的に電気メッキするステップが、前記基板に加えられた電流を使用して、暗闇で実行される、前記選択的に電気メッキするステップと、前記ｐ型金属層を前記選択的に電気メッキするステップの後に、前記第１のゲート・スタックおよび前記第２のゲート・スタックの前記側壁スペーサ間の空間を充填するように、前記第１のゲート・スタックの前記ｐ型金属層上および前記第２のゲート・スタックの前記誘電体層上にｎ型金属層（４７４）を電気メッキするステップであって、前記基板および前記ｐ型ウェル領域を通って前記第２のゲート・スタックへの電子流を保証するように、前記ｎ型金属層を前記電気メッキするステップが照明を受けて実行される、前記電気メッキするステップと、を含む方法。
請求項23
その制限のすべてが参照により取り入れられ、前記誘電体層（４５１）が高ｋ誘電体層を含むように前記第１のゲート・スタックおよび前記第２のゲート・スタックが形成される、請求項２２記載の方法。
請求項24
その制限のすべてが参照により取り入れられ、前記ｐ型金属層がボイドおよびシームなしで前記第１のゲート・スタックの前記誘電体層から上に電気メッキされ、前記ｎ型金属層がボイドおよびシームなしで前記第１のゲート・スタックの前記ｐ型金属層および前記第２のゲート・スタックの前記誘電体層から上に電気メッキされるように、前記ｐ型金属層を前記電気メッキするステップおよび前記ｎ型金属層を前記電気メッキするステップがシード層なしで実行される、請求項２２記載の方法。
請求項25
その制限のすべてが参照により取り入れられ、前記第１のゲート・スタックおよび前記第２のゲート・スタックが、１から少なくとも５の幅対高さの比で形成される、請求項２２記載の方法。